文章来源：由「百度新聞」平台非商業用途取用"https://baijiahao.baidu.com/s?id=1596052010634523926&wfr=spider&for=pc"

快點PCB18-03-2709:24本期講解的是PCB設計中另一經典電路的分析--時鐘電路。在一個電路系統中，時鐘是必不可少的一部分。時鐘電路相當關鍵，在電路中的作用猶如人的心臟的作用，如果電路系統的時鐘出錯了，系統就會發生紊亂，因此在PCB中設計一個好的時鐘電路是非常必要的。我們常用的時鐘電路有：晶體、晶振、時鐘分配器。有些 IC 用的時鐘可能是由主芯片產生的，但追根溯源，還是由上述三者之一產生的。接下來結合具體實例，說明時鐘電路布局、布線的原則和注意事項。一、晶體時鐘電路DRC CheckPCB 中常用的晶體封裝有：2管腳的插件封裝和SMD封裝、4管腳的SMD封裝，常見封裝如下圖：盡管晶體有不同的規格，但它們的基本電路設計是一致的，因此 PCB 的布局、布線規則也是通用的。基本的電路設計如下圖：從電路原理圖中可以看出，電路由晶體+2個電容組成，這兩個電容分別為增益電容和相位電容。晶體電路布局時，兩個電容靠近晶體放置，布局效果圖如下圖：布線時，晶體的一對線要走成類差分的形式，線盡量短、且要加粗并進行包地處理，效果如下圖：上述的是最基本和最常見的晶體電路設計，也有一些變形設計，如加串阻、測試點等，如下圖，設計思路還是一致的：結合上述，布局應注意：1. 晶體和IC布局在同一層面，這樣可以少打孔；2. 布局要緊湊，電容位于晶體和IC之間，且靠近晶體放置，使時鐘線到IC盡量短；3. 對于有測試點的情況，盡量避免stub或者是使stub盡量短；4. 附近不要擺放大功率器件、如電源芯片、MOS 管、電感等發熱量大的器件。布線應注意：1. 晶體和IC同層布局，同層走線，盡量少打孔，如果打孔，需要在附近加回流地孔；2. 類差分走線；3. 走線要加粗，通常 8~12mil；由于晶體時鐘波形為正弦波，所以此處按模擬信號布線設計思路處理；4. 信號線包地處理，且包地線或者銅皮要打屏蔽地孔；5. 晶體電路模塊區域相當于模擬區域，盡量不要有其他信號穿過。二、晶振時鐘電路DRC Check相比于晶體電路，晶振是有源電路，主要由三部分組成：晶振+電源濾波電路+源端匹配電阻：常見電路設計如下圖：布局布線效果圖如下圖：三、時鐘分配器時鐘電路DRC Check時鐘分配器種類比較多，在設計時保證時鐘分配器到各個 IC 的距離盡量短，通常放在對稱的位置，例如：時鐘分配器電路：PCB設計如下圖：布局、布線總結：1. 時鐘發生電路要靠近時鐘分配器，常見的時鐘發生電路是晶體、晶振電路；2. 時鐘分配電路放置在對稱位置，保證到各個IC的時鐘信號線路盡量短；3. 附近不要擺放大功率器件，如：電源芯片、MOS 管、電感等發熱量大的器件；4. 時鐘信號線過長時，可以走在內層，換層孔的200mil 范圍內要有回流地過孔；5. 其他信號與時鐘信號保持4W間距；6. 包地處理，并加屏蔽地孔。以上便是PCB設計中另一經典電路分析--時鐘電路的介紹，經典電路還有許多種，需要PCB設計工程師在設計工作中不斷總結，積累設計經驗，提升設計能力。快點PCB最近更新：18-03-2709:24簡介:PCB設計考試認證培訓就業+眾包服務交易平臺

關鍵字標籤：heavy copper pcb suppliers